Pada paper design-of-an-fpga-based-vlc-system diuraikan cara interfacing antara PC dengan Analog Front End (AFE) menggunakan chip USB-to-Ethernet. Chip yang digunakan menyediakan pin untuk sinyal MII. Di bawah ini adalah blok diagram sistem dari paper di atas:
Sementara Board DE2-115 menyediakan chip PHY untuk interfacing ethernet ke FPGA:
Chip tersebut menyediakan pin MII pula. Sehingga untuk proyek capstone design ini akan digunakan diagram blok sebagai berikut:
Dikutip dari laman wikipedia, MII memiliki sinyal transmitter dan receiver sebagai berikut:
Transmitter signals
- TX_CLK Transmit clock (PHY to MAC)
- TXD0 Transmit data bit 0 (MAC to PHY) (transmitted first)
- TXD1 Transmit data bit 1 (MAC to PHY)
- TXD2 Transmit data bit 2 (MAC to PHY)
- TXD3 Transmit data bit 3 (MAC to PHY)
- TX_EN Transmit enable (MAC to PHY)
- TX_ER Transmit error (MAC to PHY, optional)
Receiver signals
- RX_CLK Receive clock (PHY to MAC)
- RXD0 Receive data bit 0 (PHY to MAC) (received first)
- RXD1 Receive data bit 1 (PHY to MAC)
- RXD2 Receive data bit 2 (PHY to MAC)
- RXD3 Receive data bit 3 (PHY to MAC)
- RX_DV Receive data valid (PHY to MAC)
- RX_ER Receive error (PHY to MAC)
- CRS Carrier sense (PHY to MAC)
- COL Collision detect (PHY to MAC)
